CY7C1069G30-10ZSXI
SRAM, SRAM asynchrone, 16 Mbit, 2Mword x 8 bits, TSOP-II, 54 Broche(s), 2.2 V
Vous en voulez davantage ?
| Quantité | |
|---|---|
| 1+ | 40,270 € |
| 5+ | 38,740 € |
| 10+ | 37,200 € |
| 25+ | 35,990 € |
Informations produit
Aperçu du produit
CY7C1069G30-10ZSXI est une RAM statique rapide CMOS hautes performances à double puce de 16Mbit (2M de mots × 8 bits) avec code de correction d'erreur (ECC). Pour écrire sur le périphérique, activer la puce Chip-Enable actif à l'état bas CE1 BAS et CE2 HAUT) et l'entrée d'activation d'écriture (WE) actif à l'état bas sur BAS. Pour lire à partir du composant, prenez les valeurs Chip-Enable (actif-bas CE1 LOW et actif-bas CE2 HIGH) et Output Enable (OE) actif-bas sur BAS tout en forçant l'écriture Write-Enable (WE) actif-bas sur HAUT. Toutes les E/S (E/S0 à E/S7) sont placées dans un état d'impédance élevée lorsque le périphérique est désélectionné (actif-bas CE1 HIGH ou actif-bas CE2 LOW), et les signaux de commande sont désactivés (actif-bas CE1 / actif-bas CE2, actif-bas OE, actif-bas WE).
- Code de correction d'erreur intégré (ECC) pour la correction d'erreur sur un seul bit
- Courant ICC actif à l'état bas de 90mA typique à 100MHz
- Faible courant en veille ISB2 de 20mA typique
- Conservation des données à 1,0V
- Entrées et sorties compatibles Transistor-Transistor Logic (TTL)
- Broche ERR pour indiquer la détection et la correction d'erreurs sur 1 bit
- Tension de 2,2V à 3,6V
- Vitesse élevée, tAA = 10ns
- Boîtier TSOP II, 54 broches
- Plage de température industrielle de -40°C à +85°C
Spécifications techniques
SRAM asynchrone
2Mword x 8 bits
54Broche(s)
3.6V
-
-40°C
-
No SVHC (21-Jan-2025)
16Mbit
TSOP-II
2.2V
-
Montage en surface
85°C
MSL 3 - 168 heures
Documents techniques (1)
Législation et Questions environnementales
Pays dans lequel la dernière étape de production majeure est intervenuePays d'origine :Taiwan
Pays dans lequel la dernière étape de production majeure est intervenue
RoHS
RoHS
Certificat de conformité du produit