Vous en voulez davantage ?
Quantité | |
---|---|
1+ | 6,450 € |
10+ | 6,000 € |
25+ | 5,820 € |
50+ | 5,680 € |
100+ | 5,540 € |
250+ | 5,360 € |
Informations produit
Aperçu du produit
La MT41K256M16TW-107 AAT:P est une SDRAM DDR3L (1,35V). L'architecture à double débit de données est une architecture de prélecture 8n avec une interface conçue pour transférer deux mots de données par cycle d'horloge au niveau des billes d'E/S. Une seule opération de lecture ou d'écriture pour la SDRAM DDR3 consiste en un seul transfert de données de 8n-bits de large et de quatre cycles d'horloge au niveau du cœur DRAM interne et de huit transferts de données correspondants de n bits de large et d'un demi-cycle d'horloge au niveau des broches d'E/S. Le stroboscope de données différentielles (DQS, DQS#) est transmis en externe avec les données pour être utilisé dans la capture de données au niveau du récepteur d'entrée DDR3 SDRAM. DQS est aligné au centre avec les données pour les WRITE. Les données lues sont transmises par la SDRAM DDR3 et alignées sur les bords des stroboscopes de données. La SDRAM DDR3 fonctionne à partir d'une horloge différentielle (CK et CK#). Le croisement de CK allant à HIGH et CK# à LOW est appelé front positif de CK. Les signaux de contrôle, de commande et d'adresse sont enregistrés à chaque front positif de CK.
- Configuration 256Mo x 16, tCK = 1,07ns, CL = 13 niveaux de vitesse, débit de données de 1 866MT/s
- 13-13-13 cible tRCD-tRP-CL, 13,91ns tRCD, 13,91ns tRP, 13,91ns CL, nombre de rafraîchissements 8K
- Adresse de ligne 32Ko (A[14:0]), adresse de banque 8 (BA[2:0]), adresse de colonne 1Ko (A[9:0]), taille de page 2Ko
- VDD = VDDQ = 1,35V (1,283 à 1,45V), rétrocompatible avec VDD = VDDQ = 1,5V ±0,075V
- Prend en charge les appareils DDR3L pour être rétrocompatible dans les applications 1,5V
- Stroboscope de données bidirectionnel différentiel, architecture de prélecture 8n bits
- Entrées d'horloge différentielle (CK, CK#), 8 banques internes, mode d'auto-rafraîchissement
- Terminaison sur puce nominale et dynamique (ODT) pour signaux , de masque, sonde et données
- Latence CAS programmable, latence additive CAS postée programmable, latence CAS programmable
- Boîtier FBGA, 96 billes, plage de température d'utilisation 0 à 95°C
Avertissements
La forte demande du marché pour ce produit, entraîné une augmentation des délais. Les dates de livraison peuvent varier. Produit exempt de remises.
Spécifications techniques
DDR3L
256M x 16bits
FBGA
1.35V
-40°C
-
4Gbit
933MHz
96Broche(s)
Montage en surface
105°C
No SVHC (17-Dec-2015)
Documents techniques (2)
Législation et Questions environnementales
Pays dans lequel la dernière étape de production majeure est intervenuePays d'origine :Singapore
Pays dans lequel la dernière étape de production majeure est intervenue
RoHS
RoHS
Certificat de conformité du produit