Imprimer la page
MT53E1G64D4HJ-046 AAT:C
DRAM, Mobile LPDDR4, 64 Gbit, 1G x 64 bits, 2.133 GHz, TFBGA, 556 Broche(s)
Ces images sont uniquement fournies à titre d'illustration. Veuillez consulter la description du produit.
680 En Stock
Vous en voulez davantage ?
Livraison sous 1 à 2 jours ouvrables
Commandez avant 17h00 pour bénéficier de l’expédition standard
| Quantité | |
|---|---|
| 1+ | 71,410 € |
| 5+ | 68,330 € |
| 10+ | 65,280 € |
| 25+ | 62,150 € |
Prix pour :Pièce
Minimum: 1
Multiple: 1
71,41 € (sans TVA)
Ajouter Référence Interne / Note à la ligne
Ajouté à votre confirmation de commande, à votre facture et à votre note d’expédition pour cette commande uniquement.
Ce numéro sera ajouté à la confirmation de commande, à la facture, au bon d’expédition, à l’e-mail de confirmation Web et à l’étiquette.
Informations produit
FabricantMICRON
Réf. FabricantMT53E1G64D4HJ-046 AAT:C
Code Commande4050870
Fiche technique
Type DRAMMobile LPDDR4
Densité de mémoire64Gbit
Configuration mémoire1G x 64 bits
Fréquence, horloge max..2.133GHz
IC Boîtier/PaquetTFBGA
Nombre de broches556Broche(s)
Tension d'alimentation nominale1.1V
Montage CIMontage en surface
Température d'utilisation min-40°C
Température de fonctionnement max..105°C
Gamme de produit-
SVHCNo SVHC (17-Dec-2015)
Aperçu du produit
La MT53E1G64D4HJ-046 AAT:C est une SDRAM LPDDR4. Il s'agit d'un périphérique mémoire à accès aléatoire dynamique CMOS à grande vitesse. Cette mémoire est configuré en interne avec 2 canaux ou 1× 16 E/S, chaque canal ayant 8 banques. Il dispose d'une borne VSS (ODT) programmable et d'une prise en charge asymétrique CK et DQS. Il a dirigé l'actualisation par banque pour le fonctionnement simultané des banques et la facilité de planification des commandes.
- Tension d'utilisation de 1,10V (VDD2) 0,60V ou 1,10V (VDDQ)
- Configuration 1Gig x 64, LPDDR4, Adressage 4die
- Boîtier TFBGA 556 billes, 12,4 x 12.4 x 1.1mm (Ø0.24 CMS)
- Le temps de cycle est de 468ps à RL = 36/40, capacité d'arrêt d'horloge
- Température d'utilisation de -40°C à +105°C, Certification automobile, Conception C
- La fréquence d'horloge est de 2133MHz, le débit de données par broche est de 4266Mo/s
- Noyau ultra-basse tension et alimentations d'E/S
- Architecture DDR 16n prefetch, 8 banques internes par canal pour un fonctionnement simultané
- Entrée CMD/ADR à débit de données unique, stroboscope de données bidirectionnel/différentiel par voie d'octets
- Latences de lecture et d'écriture programmables (RL/WL), puissance de sortie sélectionnable (DS)
Spécifications techniques
Type DRAM
Mobile LPDDR4
Configuration mémoire
1G x 64 bits
IC Boîtier/Paquet
TFBGA
Tension d'alimentation nominale
1.1V
Température d'utilisation min
-40°C
Gamme de produit
-
Densité de mémoire
64Gbit
Fréquence, horloge max..
2.133GHz
Nombre de broches
556Broche(s)
Montage CI
Montage en surface
Température de fonctionnement max..
105°C
SVHC
No SVHC (17-Dec-2015)
Documents techniques (1)
Législation et Questions environnementales
Pays d'origine :
Pays dans lequel la dernière étape de production majeure est intervenuePays d'origine :Taiwan
Pays dans lequel la dernière étape de production majeure est intervenue
Pays dans lequel la dernière étape de production majeure est intervenuePays d'origine :Taiwan
Pays dans lequel la dernière étape de production majeure est intervenue
N° de tarif :85423239
US ECCN:EAR99
EU ECCN:NLR
Conforme RoHS :Oui
RoHS
Conforme à la norme RoHS Phthalates:Oui
RoHS
SVHC :No SVHC (17-Dec-2015)
Télécharger le certificat de conformité du produit
Certificat de conformité du produit
Poids (kg) :.000001