Imprimer la page
MT62F2G64D8EK-023 AIT:B
DRAM, LPDDR5, 128 Gbit, 2G x 64 bits, FBGA, 441 Broche(s)
Ces images sont uniquement fournies à titre d'illustration. Veuillez consulter la description du produit.
595 En Stock
Vous en voulez davantage ?
Livraison EXPRESS le jour ouvrable suivant
Commander avant 17:00
Livraison standard GRATUITE
pour les commandes de 0,00 € et plus
Les délais de livraison exacts seront calculés lors du paiement
| Quantité | |
|---|---|
| 1+ | 137,090 € |
| 5+ | 131,010 € |
| 10+ | 124,570 € |
Prix pour :Pièce
Minimum: 1
Multiple: 1
137,09 € (sans TVA)
Note à la ligne
Ajouté à votre confirmation de commande, à votre facture et à votre note d’expédition pour cette commande uniquement.
Ce numéro sera ajouté à la confirmation de commande, à la facture, au bon d’expédition, à l’e-mail de confirmation Web et à l’étiquette.
Informations produit
FabricantMICRON
Réf. FabricantMT62F2G64D8EK-023 AIT:B
Code Commande4163475
Fiche technique
Type DRAMLPDDR5
Densité de mémoire128Gbit
Configuration mémoire2G x 64 bits
Fréquence d'horloge Max.-
IC Boîtier/PaquetFBGA
Nbre de broches441Broche(s)
Tension d'alimentation nominale1.05V
Montage CIMontage en surface
Température d'utilisation min-40°C
Température d'utilisation Max.95°C
Gamme de produit-
SVHCNo SVHC (17-Dec-2015)
Aperçu du produit
MT62F2G64D8EK-023 AIT:B is a mobile LPDDR5 SDRAM.
- Architecture: 17.1GB/s maximum bandwidth per channel, selectable CKR (WCK:CK = 2:1 or 4:1)
- Frequency range: 1067–5MHz (data rate range per pin: 8533–40Mb/s with WCK:CK = 4:1)
- Data interface: single x16 channel/die, double-data-rate command/address entry
- Differential command clocks (CK-t/CK-c) for high-speed operation, differential data clocks
- 16n-bit or 32n-bit prefetch architecture
- Bank architecture: 8-bank (8B) mode, bank group (BG) mode, and 16-bank (16B) mode supported
- Command-selectable burst lengths (BL = 16 or 32) in bank group or 16-bank modes
- Partial-array self refresh (PASR) and partial-array auto refresh (PAAR) with segment mask
- 16GB (128Gb) total density, 8533Mb/s data rate per pin, AEC-Q100 qualified
- 441-ball TFBGA package, -40°C ≤ Tc ≤ +95°C operating temperature
Spécifications techniques
Type DRAM
LPDDR5
Configuration mémoire
2G x 64 bits
IC Boîtier/Paquet
FBGA
Tension d'alimentation nominale
1.05V
Température d'utilisation min
-40°C
Gamme de produit
-
Densité de mémoire
128Gbit
Fréquence d'horloge Max.
-
Nbre de broches
441Broche(s)
Montage CI
Montage en surface
Température d'utilisation Max.
95°C
SVHC
No SVHC (17-Dec-2015)
Documents techniques (1)
Législation et Questions environnementales
Pays d'origine :
Pays dans lequel la dernière étape de production majeure est intervenuePays d'origine :Taiwan
Pays dans lequel la dernière étape de production majeure est intervenue
Pays dans lequel la dernière étape de production majeure est intervenuePays d'origine :Taiwan
Pays dans lequel la dernière étape de production majeure est intervenue
N° de tarif :85423290
US ECCN:EAR99
EU ECCN:NLR
Conforme RoHS :Oui
RoHS
Conforme à la norme RoHS Phthalates:Oui
RoHS
SVHC :No SVHC (17-Dec-2015)
Télécharger le certificat de conformité du produit
Certificat de conformité du produit
Poids (kg) :.004536
Traçabilité des produits