MPC5554MZP132

La MPC5554MZP132 est une famille de microcontrôleurs MPC5500 construite sur la technologie embarquée Power Architecture. Le MPC5554 possède deux niveaux de hiérarchie de mémoire. Les accès les plus rapides se font vers le cache unifié de 32 kilo-octets (Ko). Le niveau suivant dans la hiérarchie contient la SRAM interne sur puce de 64Ko et la mémoire flash interne de deux mégaoctets (Mo). La SRAM interne et la mémoire flash contiennent des instructions et des données. Les fonctions complexes de temporisation d'entrée/sortie du MPC5554 sont exécutées par deux moteurs d'unité de traitement de temps améliorés (eTPU). Chaque moteur eTPU contrôle 32 canaux matériels, offrant un total de 64 canaux matériels. L'eTPU a été amélioré par rapport au TPU en fournissant: Timers 24 bits, canaux matériels, double action, nombre variable de paramètres par canal, matériel d'horloge d'angle et instructions de contrôle et d'arithmétique supplémentaires. L'eTPU est programmé à l'aide d'un langage de programmation de haut niveau.

• Fréquence 132MHz
• Entièrement qualifié selon les spécifications
• Boîtier PBGA-416
• Plage de température de –40°C à 125°C
• Convertisseur analogique-numérique double en file d'attente amélioré sur puce
• L'unité d'intégration système (SIU) exécute plusieurs fonctions de configuration à l'échelle de la puce