PCA9517AD,118

Le PCA9517AD,118 est un circuit intégré CMOS qui permet un offset de niveau entre les applications I²C-bus ou SMBus basse tension (jusqu'à 0,9V) et haute tension (2,7V à 5,5V). Tout en conservant tous les modes de fonctionnement et les fonctionnalités du système de bus I²C pendant les changements de niveau, il permet également l'extension du bus I²C en fournissant une mise en mémoire tampon bidirectionnelle pour les lignes de données (SDA) et d'horloge (SCL), permettant ainsi deux bus de 400pF. L'utilisation du PCA9517A permet au concepteur du système d'isoler deux moitiés d'un bus pour la tension et la capacité. Les broches SDA et SCL sont tolérantes aux surtensions et à haute impédance lorsque le PCA9517A n'est pas alimenté. Les pilotes du port de bus B de 2,7V à 5,5V se comportent de manière très similaire aux pilotes du périphérique PCA9515A, tandis que les pilotes du port de bus A à tension réglable génèrent plus de courant et éliminent la tension de décalage statique. Le résultat est un état bas sur le port B qui se traduit par un état bas proche de 0V sur le port A et qui s'adapte aux plus petites variations de tension de la logique inférieure.

• Tension d'alimentation de 900mV à 5,5V
• Buffer bidirectionnel, 2 canaux isole la capacité et permet 400pF de chaque côté du composant
• Compatible bus I2C et SMBus
• Entrée d'activation du répéteur actif à l'état haut
• Entrées/sorties drain ouvert et fonctionnement sans blocage
• Prend en charge l'arbitrage et l'étirement de l'horloge sur le répéteur
• Compatible avec les bus périphériques I2C en mode standard et rapide et avec plusieurs hôte
• Bus I2C tolérant 5V et broches d'activation
• Broches de bus I²C haute impédance hors tension
• Boîtier SOIC 8 broches, plage de température de -40 à 85°C

Avertissements

La forte demande du marché pour ce produit, entraîné une augmentation des délais. Les dates de livraison peuvent varier. Produit exempt de remises.