PCA9517DP,118

Le PCA9517DP,118 est un repeteur CMOS I?C-Bus a traduction de niveau qui permet un decalage de niveau entre les applications I?C-bus ou SMBus basse tension et haute tension. Tout en conservant tous les modes de fonctionnement et fonctionnalites du systeme de bus I?C pendant les changements de niveau, il permet egalement l'extension du bus I?C en fournissant une mise en memoire tampon bidirectionnelle pour les lignes de donnees (SDA) et d'horloge (SCL), ainsi permettant deux bus de 400pF. L'utilisation du repeteur permet au concepteur du systeme d'isoler deux moities d'un bus pour la tension et la capacite. Les broches SDA et SCL sont tolerantes aux surtensions et sont haute impedance lorsque le repeteur n'est pas alimente. Les pilotes du port de bus B de 2,7 a 5,5 V se comportent un peu comme les pilotes de cet appareil, tandis que les pilotes de port de bus A a tension reglable conduisent plus de courant et eliminent la tension de decalage statique. Cela se traduit par un etat bas sur le port-B se traduisant par un faible de pres de 0 V sur le port-A qui s'adapte aux plus petites variations de tension de la logique de tension inferieure.

• Le buffer bidirectionnel isole la capacite et permet 400pF de chaque cote du composant
• Encombrement et remplacement fonctionnel
• Entree d'activation du repeteur individuel active a l'etat haut
• Entree/Sortie a drain-ouvert
• Fonctionnement sans Lock-up
• Prend en charge l'arbitrage et l'etirement de l'horloge sur le repeteur
• Broches I2C haute impedance hors tension
• Les tests de verrouillage sont effectues selon les normes JEDEC et JESD78 qui depasse 100mA